본 논문에서는 CDMA 전화기의 전력효율을 개선하고 소형화를 추구하기 위하여 기존의 듀플렉서를 여파기별로 분리한 후 평면형으로 구현하여 전력증폭기와 결합된 새로운 회로구조를 제안하였으며, 다층기판 상에 하나의 모듈로 제작하여 국내 PCS 전화기에 적용하였다. 제안된 구조의 이론적 타당성을 입증하기 위해 전체특성에 영향을 주는 핵심 변수를 중심으로 모의실험을 통해 중요한 성능들을 평가하였으며, 실험을 통해 성능개선을 확인하였다. 측정결과 결합모듈은 듀플렉서로서 역할을 다하였으며, 전력증폭기의 선형성을 나타내는 ACPR값은 IS-95 규격을 만족하였다. 또한 기존의 방식에 비해 제안된 구조는 전력증폭기 출력이 2dB이상 감소하여 상응하는 전류가 약 30mA 줄어들었고, power FET의 동작점을 B급으로 설정한 결과 실제 동작하는 환경에서 50mA의 전류를 절약할 수 있었다. 결합모듈의 총 부피는 1.08CC가 되어 지금까지 발표된 전력증폭기와 듀플렉서의 합보다 적다.
In this paper, planar duplexer module combined with power amplifier is described. This new scheme is to enhance power efficiency as well as to minimize the size of RF circuit in CDMA phone. Each filter which was a part of duplexer, was realized with planar type and rearranged into the power amplifier module on the multilayer board. Each electrical specifications of existing power amplifier and duplexer were satisfied. Especially, ACPR performances measured at output power of 24dBm which is 2dB lower than that of a conventional one, meet IS-95 for a power amplifier of CDMA phone. Overall current about 80mA has been successfully saved as a result of new scheme. In addition, the module size has been reduced to be as small as 1.08CC.
