내장형 시스템의 기능에 대한 요구가 증가할수록 전체 시스템 설계의 복잡도는 높아진다. 복잡한 시스템을 설계하기 위해서는 동일한 환경에서 데이터 처리부분과 제어부분을 대등하게 표현할 수 있는 정형적 설계 환경이 필요하다. 본 논문에서 데이터의 처리는 데이터플로우 모델로 묘사하고, 데이터의 흐름의 제어를 Finite State Machine(FSM)모델로 기술한 후 두 모델의 통신으로 시스템을 표현하였다. 일반적으로 시스템을 기술할 때는 분리된 환경에서 각 부분을 만든 후 이를 최종 단계에서 결합하게 되어 동작을 검증할 수 없었던 반명, 본 환경에서는 초기 설계 단계에서 부분에 적합한 다른 모델로 설계를 한 후 동일한 환경에서 동작을 검증하고 제품을 생산할 수 있다. 특히 논문에서는 두 모델 사이의 신호의 교환 방법을 제시하고 예제를 통해 유효성을 검증해 보았다.
As the requirements of embedded systems increase, the design complexity of the system becomes higher. The formal design methodology is required which supports well-balanced specification for control and dataflow to design a complex system. In this paper, control modules and function modules are separately described with FSMs and dataflow graphs respectively, and integrated into a system specification via inter-model communications. In previous approaches, the system could not be verified until control modules and dataflow modules are combined at the final design stage. However our approach enables us to design each part as the proper model of computation at early stage, and to verify the compositions and to co-synthesize the system effectively in the same framework. Especially this paper focuses on the communication protocols between control and dataflow models. Preliminary experiments show practicality of the proposed technique.
