본 논문은 2차원 DWT 계산을 위한 효율적인 VLSI 구조를 제안한다 제안한 두 개의 구조는 $M{ imes}N$ ($N{ imes}M$) 블록 단위로 2 D DWT를 계산한다 각각의 블록에서 2 D DWT의 계산은 행 (열) 방향으로 동시에 계산한다 M은 필터 탭 수를 나타내고 N은 열 (행)을 나타낸다 그리고 행과 열 방향으로 1차원 DWT를 계산할 때 저주파와 고주파 성분을 하나의 구조에서 번갈아 계산하도록 하였다 그러므로 제안한 구조는 기존의 구조에 비해 부가적인 처리 유닛이 적게 필요하다 VHDL를 이용하여 모델링하고 시뮬레이션하여 제안한 구조가 정상적으로 동작함을 확인하였다.
This paper proposes efficient VLSI architectures for computation of the 2- D discrete wavelet transform (DWT). The two proposed VLSI architectures for the 2- D DWT are constructed based on block-based computation Each $M{ imes}N$ ($N{ imes}M$) block DWT is performed along the row (column) direction simultaneously, where M and N denote the number of filter taps and the number of columns (rows), respectively The proposed architectures compute the lowpass and highpass output sequences of the 1 - DWT along the row and column directions using a single architecture In alternate clock cycles Therefore the extra processing units required for the proposed architectures are much smaller than those of the conventional architectures They are modeled In very high speed Integrated circuit hardware description language (HIDL) and Simulated to show their functional validity
