본 논문에서는 OSR=25에서 1 [MHz] 신호 대역폭, 12-비트 해상도를 만족하는 SOSOC $Sigma$-Δ길 변조기 설계를 위하여 아날로그 비이상성 허용범위를 조사하였다. 공급전압 3.3 [V]에서 사양을 만족하는 $Sigma$-Δ 변조기 설계를 위하여 우선 저전압에 적합한 SOSOC $Sigma$-Δ 변조기 모델과 이득계수를 구하였다. 그리고 아날로그 비이상성인 증폭기 유한한 이득, SR, 폐루프 극점, 스위치 ON 저항 그리고 캐패시터 부정합과 같은 $Sigma$-Δ 변조기의 성능 저하 요인들을 이상적인 $Sigma$-Δ 변조기 모델에 첨가하여 $Sigma$-Δ 변조기의 성능 예측과 비 이상성의 허용범위를 규정하였다. 이를 토대로 사양을 만족하는 $Sigma$-Δ 변조기 설계 시 $Sigma$-Δ 변조기를 구성하는 회로의 사양에 대한 지침과 $Sigma$-Δ 변조기의 성능을 예측 할 수 있다.
In this paper, it investigated the permitted limit of the analog nonideality for the SOSOC Σ-Δ modulator design which is satisfied with 1 [MHz] signal bandwidth and 12-bit resolution in the OSR=25. Firstly, it get the SOSOC Σ-Δ modulator model and gain coefficient which is suitable in low voltage for the Σ-Δ modulator design which is satisfied with the specification in the supply voltage 3.3 [Vl. And it provided the performance prediction of the Σ-Δ modulator and the permitted limit of the nonideality by adding the performance degradation facts of the Σ-Δ modulator such as the finite gain of the amplifier, the SR, the closed-loop pole, the switch ON resistance and the capacitor mismatch to the ideal Σ-Δ modulator model. When designed the Σ-Δ modulator which is satisfied with the specification by the base above, it will be able to predict the performance of the Σ-Δ modulator and the guide for the specification of the circuit which composes the Σ-Δ modulator.
