본 논문에서는 고속 저전력 곱셈기에 적합한 CPA(Carry Propagation Adder)로 부분의 ENMODL(Enhanced NORA MODL) 설계방식을 제안한다. ENMODL 설계방식은 반복성이 CLA(Carry -Look-ahead Adder) 가산기와 같은 회뢰에서 면적을 줄 일수 있고 동작 속도를 빠르게 할수 있다. 기존의 NMODL CLA 와 비교하여 6.27%동작속도가 빠르다. 따라서 본 논문에서는 저전 고속 곱셈기에 적합한 CPA 부분을 ENMODL CLA 가산기로 설계했고, 현대 0.6$mu extrm{m}$2-ploy 3-metal 공정파라미터를 이용하여 HSPICE로 시뮬레이션 하여 회로의 성능을 확인하였다. 또한 CADENCE tool를 이용하여 16비트 곱셈기에 적합한 ENMODL CLA를 레이아웃 하였다.
In this paper we propose a new ENMODL(Enhanced-NORA-MODL) CLA(Carry-Look Ahead Adder) for high speed and low power multiplier. To reduce transistor counts, area and power dissipation we developed new-approaches. The method makes use of a dynamic CMOS logic ENMODL CLA. The advantage of ENMODL is small area and high speed The speed of ENMODL CLA is invreased by 6.27 % as compared with conventional NMOCL CLA. The proposed method was verified by HSPICE simulation and layout througth 0.6${mu}{ extrm}{m}$ CMOS process.
