본 논문에서는 고속의 전송속도를 요구하는 근래의 디지털 통신시스템에서 그 필요성이 크게 증가 하고 있는 고속 비터비 복호기의 설계를 위한 새로운 생존경로 메모리 관리 방법과 하드웨어 구조를 제안한다. 제안된 방법은 k-개의 시작노드번호 결정회로를 독창적 방법으로 제어함으로써 복호를 시작할 수 있는 합병된 생존경로를 즉시 역추적할 수 있으며 기존의 생존경로 관리 방법들에 비하여 더 작은 크기의 생존경로 메모리와 더 짧은 처리지연시간을 갖는다. 또, 제안된 방법에서는 동작 속도가 똑같은 1개의 읽기 포인터와 1개의 쓰기 포인터 만이 필요하므로 기존의 방법들에서 요구되었던 복잡한 k-포트 메모리나 k-배 빠른 읽기 능력을 갖는 메모리를 사용할 필요가 없이 표준적인 이중포트 메모리 구조를 사용하여 생존경로 메모리를 용이하게 구현할 수 있다. 제안된 방법은 즉시 역추적을 위한 추가의 하드웨어를 요구하지만 고속의 처리속도가 필요한 비터비 복호기 구현에 기존 방법들 보다 더 우수하다.
In this paper, we present a new survivor path memory management method and a dedicated hardware architecture for the design of high-speed Viterbi decoders in modern digital communication systems. In the proposed method, a novel use of k-starting node number deciding circuits enables to acheive the immediate traceback of the merged survivor path from which we can decode output bits, and results in smaller survivor path memory size and processing delay time than the previously known methods. Also, in the proposed method, the survivor path memory can be constructed with ease using a simple standard dual-ported memory since one read-pointer and one write-pointer, that are updated at the same rate, are required for managing the survivor path: the previously known algorithms require either complex k-ported memory structure or k-times faster read capability than write. With a moderate hardware cost for immediate traceback capability the proposed method is superior to the previously known methods for high-speed Viterbi decoding.
