본 논문에서는 IEEE Verilog 1364-2001 표준을 지원하는 Verilog-2001 파서를 개발하였다. 개발된 파서의 어휘 분석 및 구문 분석기는 Verilog-2001을 지원할 수 있도록 개발되었으며 Verilog-2001 테스트 슈트(test suite)를 개발하여 검증하였다. XML 중간형식을 설계하여 사용함으로써 Verilog시맨틱 조작의 응용에 적합하게 설계되었으며 기존의 구조 수준의 파서의 단점을 극복하기 위하여 문맥 정보의 처리가 가능하도록 개발되었다.
The Verilog parser libary for IEEE Verilog 1364-2001 Standard is developed in the paper. The lexer and scanner are developed and tested to handle "Yerilog-2001" which is the first major update to the Verilog language since its inception in 1984. Also the newly developed XML intermediate format for Verilog-2001 is presented. By using the XML intermediate, it allows the portable and scalable development of various kinds of verilog applications that are mainly focused on semantic manipulation.ipulation.
