도플러 처리(Doppler processing) 기능은 잔류(residue) 클러터(clutter)의 제거뿐만 아니라 위상정합누적(coherent integration)을 수행하므로, 펄스 도플러 레이더에 있어서 가장 핵심적인 역할을 수행한다. 디지털 신호처리기(DSP : digital signal processor)의 성능향상과 더불어 DSP를 이용한 구현이 점점 일반화 되어가고 있다. 도플러 처리기가 입력신호를 실시간으로 처리하기 위해서는, 다중 DSP를 이용한 병렬처리 개념이 일반적으로 사용되어야 한다. 본 논문에서는 아날로그 디바이스사의 ADSP21060 8개를 탑재한 Morocco-2 보드를 사용하여 MTI(moving target indicator)필터, 도플러 필터뱅크(DFB : Doppler filter bank) 및 제곱검출기(square-law detector) 등으로 구성된 프로그램 가능한 구조의 도플러 처리기를 구성하였다. 위상정합처리구간(CPI : coherent processing interval) 동안 수신된 입력데이터의 분배(distribution)시간, 출력데이터의 전송(transfer)시간 및 알고리즘 수행에 소요되는 연산시간 등을 수식으로 표현하여, 전체 처리시간과 도플러 처리기 구현에 소요되는 DSP의 수를 예측하였다. 또한 레이더 운용에 필요한 각종 타이밍신호 및 모의 표적신호를 발생할 수 있는 TSG(timing signal generator)를 이용하여 도플러 처리기의 실시간 연산기능을 확인하였다.
Doppler processing is the heart of pulsed Doppler radar. It gives a clutter elimination and coherent integration. With the improvement of digital signal processors (DPSs), the implementation using them is more widely used in radar systems. Generally, so as for Doppler processor to process the input data in real time, a parallel processing concept using multiple DSPs should be used. This paper implements a programmable Doppler processor, which consists of MTI filter, DFB and square-law detector, using 8 ADSP21060s. Formulating the distribution time of the input data, the transfer time of the output data and the time required to compute each algorithm, it estimates total processing time and the number of required DSP. Finally, using the TSG that provides radar control pulses and simulated target signals, performances of the implemented Doppler processor are evaluated.
