on-chip 상에서 발생하는 누화 잡음은 신호의 충실성을 위협하는 매우 중요한 요소이다. 따라서 본 논문에서는 최대 누화잡음의 크기를 예측하는 해석적인 방법을 제안한다. 정확한 잡음 수치를 예측하기 위해 연결선의 인덕턴스 성분을 고려하였고, 임의의 램프입력을 사용하였다. 또한 복잡한 누화 잡음 모형에서 최대 누화 잡음을 해석적으로 간단히 구하기 위해 가상의 소스 개념을 도입하였다. 된 연구에서 제안한 방법은 HSPICE 시뮬레이션 결과와 비교하여 최대 상대오차 4.3％ 이내의 정확도를 보였다. 따라서 본 연구는 신호 충실성 보장을 위한 다양한 설계 보조 도구 개발에 활용될 수 있을 것으로 본다.
Cross-talk noise which can occur between on-chip interconnects is significant factor which influence signal integrity. Therefore, this paper presents an analytical method for estimating maximum cross-talk noise. We consider inductance effect of interconnects and use arbitary ramp inputs to estimate noise magnitude exactly. Also, we have used a virtual source for the easy of analytically caculating maximum cross-talk noise from complex cross-talk noise model. The accuracy of the has been shown that be within 4.3 percent maximum relative error compared with the results of HSPICE simulation. Hence, this study can be utilized in various CAD tools for guaranteeing signal integrity.
