- 움직임 추정을 위한 저전력 VLSI 구조
- A low-power motion-estimation VLSI architecture
- ㆍ 저자명
- 김현호,김영로
- ㆍ 간행물명
- 컴퓨터産業敎育學會論文誌
- ㆍ 권/호정보
- 2004년|5권 4호|pp.511-516 (6 pages)
- ㆍ 발행정보
- 한국컴퓨터산업교육학회
- ㆍ 파일정보
- 정기간행물| PDF텍스트
- ㆍ 주제분야
- 기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
본 논문에서는 움직임 추정을 위한 저전력 VLSI 구조를 제안한다 제안하는 방법은 systolic 구조에서 전처리 연산을 하여 불필요한 블락 정합 위치를 예측한다. 따라서 그 위치의 블락 정합을 하지 않음으로써 연산량을 줄이는 효과가 있다
In this paper, we propose a low-power motion-estimation VLSI architecture based on systolic array using partial norms and spatial correlation. Our approach reduces computational load based on eliminating invalid block-matching points.