본 논문은 차세대 정지영상 압축방식인 JPEG2000 코덱의 엔트로피 코딩 알고리즘의 하드웨어적 구조를 제안하고, 설계하였다. 구현된 엔트로피 코더는 컨텍스트 기반의 산술부호화기로서 컨텍스트 추출부(CE)와 산술부호화기(AC)로 구성된다. CE는 각 코팅패스에서 코딩에 참여하지 않는 샘플은 skipping 함으로써 동작속도를 향상시켰으며, AC는 MQ coder에 기반을 둔 산술부호화기로서, 곱셈과 나눗셈 연산대신 단순 가감산과 shift 연산망을 이용하여 구조를 단순화하고 연산량을 줄임으로써 동작속도를 향상시켰다. 설계된 엔트로피 코더는 VHDL 모델링후 Xilinx FPGA technology를 이용하여 합성한 후 동작을 검증하였으며, 30MHz의 동작속도를 보인다.
In this paper, we design an efficient VLSI architecture of entropy coding algorithm in JPEG2000. Entropy coder is a context-based binary arithmetic encoder, and composed of a Context Extractor(CE) and an Arithmetic Coder(AC). We speed-up CE by skipping no-operation bits in coding passes, and AC is to be performed based on MQ coder. Because of using Qe value associated with each allowed context and probability estimation, MQ coder is a multiplication free coder that reduces computation loads and makes simple the structure of arithmetic coder. We have developed and synthesized the VHDL models of CE and AC pairs using Xilinx FPGA technology. The proposed architecture operates up to 30MHz.
