본 논문에서는 다중 경고 페이딩 환경 하에서 최적의 다이버시티 기법 중 하나로 알려진 하이브리드 SC/MRC(Selective Combining/Maximal Ratio Combining) (2/3) 기법을 적용하고, 각 경로를 통해 들어오는 수신 신호와 수신기 내의 PLL(Phase Locked Loop)에서 발생된 참조 신호와의 위상차를 위상 에러로 가정한 후, PLL 루프 내의 이득 값을 조정하여 완전 동기 된 수신 신호가 되는 MC-DS/CDMA(Multi-Carrier Direct Sequence/Code Division Multiple Access) 시스템을 분석하였다. 또한, 이동 통신 환경에 대한 채널 모델로 나카가미-m 페이딩 채널 환경을 채택하였으며, 하이브리드 SC/MRC-(2/3) 다이버시티 방식이 적용된 MC/DS-CDMA 시스템에서 고려 사항인 나카가미 페이딩 지수(m), 경로의 수$(L_p),$ 하이브리드 SC/MRC-(2/3) 다이버시티 브랜치 수$(L,;L_c),$ 사용자 수(K), 부반송파의 수(U), PLL 루프 내의 이득 값 등을 고려하여 수식을 전개하고 시뮬레이션을 수행하였다. 시뮬레이션 결과, 하이브리드 SC/MRC-(2/3) 방식이 적용된 MC/DS-CDMA 시스템에서 완전 동기 된 수신 신호를 수신할 수 있도록 하기 위해 적절한 PLL 루프 이득 값을 조절하여 성능의 개선을 이룰 수 있음을 확인할 수 있었으며 완전 동기 된 수신 신호가 되기 위해 페이딩 지수와 부반송파 확산이득에 따라 조금의 차이는 있지만 PLL 루프 이득 값이 7dB 이상 되어야 각 경로의 수신 신호가 완전 동기 된 수신 신호임을 확인하였다.
In this paper, we have analyzed the MC-DS/CDMA system with input signal synchronized completely through adjustment of the gain in the PLL loop, by using the hybrid SC/MRC-(2/3) technique, which is said to one of the optimal diversity techniques under the multi-path fading environment, assuming that phase error is defined to the phase difference between the received signal from the multi-path and the reference signal in the PLL of the receiver. Also, assuming that the regarded radio channel model for the mobile communication is subject to the Nakagami-m fading channel, we have developed the expressions and performed the simulation under the consideration of various factor, in the MC/DS-CDMA system with the hybrid SC.MRC-(2/3) diversity method, such as the Nakagami fading index(m), $the;number;of;paths;(L_p),$ the number of hybrid SC.MRC-(2/3) $diversity;branches;(L,;L_c),$ the number of users (K), the number of subcarriers (U), and the gain in the PLL loop. As a result of the simulation, it has been confirmed that the performance improvement of the system can be achieved by adjusting properly the PLL loop in order for the MC/DS-CDMA system with the hybrid SC/MRC-(2/3) diversity method to receive a fully synchronized signal. And the value of the gain in the PLL loop should exceed 7dB in order for the system to receive the signal with prefect synchronization, even though there might be a slight difference according to the values of the fading index and the spread processing gain of the subcarrier.
