기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
벡터양자화를 위한 FNNPDS 인코더의 VLSI 설계
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 벡터양자화를 위한 FNNPDS 인코더의 VLSI 설계
저자명
김형철,심정보,조제황,Kim. Hyeung-Cheol,Shim. Jeong-Bo,Jo. Je-Hwang
간행물명
電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체
권/호정보
2005년|42권 2호|pp.83-88 (6 pages)
발행정보
대한전자공학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

벡터양자화에서 고속 인코딩에 사용되는 기존 방법인 PDS(partial distance search)와 FNNS(fast nearest neighbor search)를 결합한 FNNPDS(fast nearest neighbor partial distance search)를 VISI로 구현하기 위한 설계 방법을 제안하고, 모의실험을 통해 FNNPDS가 다른 방법에 비해 보다 고속화가 이루어짐을 입증한다. 모의실험 방법은 임의의 입력벡터에 대해 최단거리 부호벡터를 찾는 타이밍도를 고찰하고, Lena와 Peppers 영상에 대한 입력벡터당 평균 클럭 사이클을 비교한다. 모의실험 결과에 의하면 FNNPDS의 클럭 사이클 수는 다른 방법들보다 $79.2\%~11.7\%$ 감소되었다.

기타언어초록

We propose the design method for the VLSI architecture of FNNPDS combined PDS(partial distance search) and FNNS(fast nearest neighbor search), which are used to fast encoding in vector quantization, and obtain the results that FNNPDS(fast nearest neighbor partial distance search) is faster method than the conventional methods by simulation. In simulations, we investigate timing diagrams described searching time of the nearest codevector for an input vector, and compare the average clock cycles per input vector for Lena and Peppers images. According to the result of simulations, the number of the clock cycle of FNNPDS was reduced to $79.2\%~11.7\%$ as compared with the number using the conventional techniques.