본 논문에서는 이더넷 광 네트워크 구현을 위한 핵심 부품인 1.25 Gbps 광전 트라이플렉스 트랜시버 모듈(Opto-electric triplex transceiver module)의 동작성능 안정화를 위하여 모듈내에서 발생되는 전기적 혼신을 해석 및 측정하였으며, 혼신 감소를 위한 가상접지선(Dummy ground line)이 포함된 신호선 구조를 제안하였다. 광전 트라이플렉스 트랜시버 모듈은 전기신호를 광신호로 바꾸어 전송하는 송신부(Laser diode), 디지털 변조되어 입력된 광신호를 전기신호로 변환하는 디지털 수신부 (Digital photodetector)와 고해상도의 CATV (Community antenna or access television) 신호를 수신하는 아날로그 수신부 (Analog photodetector)가 실리콘 기판(Silicon substrate) 상에 하이브리드 집적되어 구성된다. 디지털 수신부와 아날로그 수신부의 수신감도는 각각 BER(Bit error rate) : $10^-{12}$에서 -24 dBm과 44 dB의 신호대잡음비(Signal-to-noise ratio, SNR)에서 -7.7 dBm을 만족해야하므로 모듈 내의 전기적 혼신은 DC에서 3 GHz까지 - 86 dB이하로 유지되어야한다. 전기적 혼신의 해석 및 측정 결과, 실리콘 기판상의 광원과 디지털 광검출기, 디지털 광검출기와 아날로그 광검출기 사이의 거리를 4 mm 이상 확보하며, 가상접지선을 디지털 광검출기와 아날로그 광검출기의 신호선과 $100;{mu}m$ 간격으로 설치하였을 경우, -86 dB 이하의 전기적 혼신 레벨을 만족할 수 있음을 확인하였다. 본 논문에서 제안한 가상접지선을 사용하는 방법은 실리콘 기판상에 신호선을 형성할 때 동시에 형성할 수 있으므로 별도의 추가비용 없이 구현할 수 있으며, 단순히 광원 및 광 검출기의 사이간격을 충분히 확보하는 방법에 비하여 실리콘 기판의 크기를 감소시켜 최종 모듈의 크기를 약 $50\%$ 감소시킬 수 있다는 장점이 있다.
In this paper, we analyzed and measured the electrical crosstalk characteristics of a triplex transceiver module for ethernet Passive optical networks(EPONS). And we improved the electrical crosstalk levels using Dummy ground lines with signal lines. The triplex transceiver module consists of a laser diode as a transmitter, a digital photodetector as a digital data receiver, and a analog photodetector as a community antenna television signal receiver. And there are integrated on silicon substrate. The digital receiver and analog receiver sensitivity have to meet -24 dBm at $BER=10^{-l2}$ and -7.7 dBm at 44 dB SNR. And the electrical crosstalk levels have to maintain less than -86 dB from DC to 3 GHz. From analysis and measurement results, the proposed silicon substrate structure that contains the Dummy ground line with $100;{mu}m$ space from signal lines and separates 4 mm among devices respectively, is satisfied the electrical crosstalk level compared to simple structure. This proposed structure can be easily implemented with design convenience and greatly reduced the silicon substrate size about $50\%$.
