Quantum-dot Cellular Automata (QCA)는 분자 혹은 원자 수준의 작은 크기의 소자이며 극도로 낮은 소모 전력 특성을 가지기 때문에 디지털 논리 구현에 있어 차세대 기술로 많은 주목을 받고 있다. 현재까지 다양한 QCA 설계가 발표되었지만 대부분 시뮬레이션에 의해 동작하지 않음이 확인되었으며 설계를 위한 일반적인 규범이나 지침도 제시되지 알았다. 동작하는 기본적인 구조를 간단히 확장하는 경우에도 시뮬레이션이 실패하였으며 대규모 회로 설계에는 엄청난 시간 소요가 예상되었다. 본 논문에서는 게이트 입력 경로의 불균형 및 배선구조의 숨은 잡음 경로등 기본적인 QCA 구조에서 나타난 치명적인 취약성에 대해 설명하고 이를 해결하기 위한 강건한 QCA 설계를 위해 규범 및 지침을 제시한다. 또한, 이 강건 설계 기법에 따라 설계되고 시뮬레이션에 의해 그 동작이 검증된 고속 가산기를 제시한다.
The Quantum-dot Cellular Automata (QCA) can be considered as a candidate for the next generation digital logic implementation technology due to their small feature sizes and ultra low power consumption. Up to now, several designs using Uh technology have been proposed. However, we found not all of the designs function properly. Furthermore, no general design guidelines have been proposed so far. A straightforward extension of a simple functional design pattern may fail. This makes designing a large scale circuits using QCA technology an extremely time-consuming process. In this paper, we show several critical vulnerabilities related to unbalanced input paths to QCA gates and sneak noise paths in QCA interconnect structures. In order to make up the vulnerabilities, a disciplinary guideline will be proposed. Also, we present a fast adder which has been designed by the discipline, and verified to be functional by the simulation.
