기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
반응표면분석법에 의한 적층 칩 바리스터의 전기적 특성
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 반응표면분석법에 의한 적층 칩 바리스터의 전기적 특성
저자명
윤중락,정태석,최근묵,이석원,Yoon. Jung-Rag,Jeong. Tae-Seok,Choi. Keun-Mook,Lee. Seok-Weon
간행물명
전기전자재료학회논문지
권/호정보
2007년|20권 6호|pp.496-501 (6 pages)
발행정보
한국전기전자재료학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

In order to enhance sintering characteristics on the $ZnO-Pr_6O_{11}$ based multilayer chip varistors (MLVs), a response surface analysis using central composite design method were carried out. As a result, varistor voltage($V_{1mA}$), nonlinear coefficient ($alpha$), leakage current ($I_L$) and capacitance (C) were considered to be mainly affected by sintered temperature and holding time. MLVs sintered at $1200^{circ}C$ and above $1200^{circ}C$ revealed poor electrical characteristics, possibly due to the reaction between electrode materials(Pd) and $ZnO-Pr_6O_{11}$ based ceramics. On the sintering temperature range $1150{sim}1175^{circ}C$, nonlinear coefficient ($alpha$) and leakage current ($I_L$) were shown to be $60{sim}69$ and below $0.3{mu}A$, respectively. In particular, MLVs sintered at $1175^{circ}C$, 1.5 hr and $2^{circ}C/hr$ (cooling speed) showed stable ESD(Electrical Static Discharge) characteristics under the condition of 10 times at 8 Kv with deviation varistor voltage, and deviation nonlinear coefficient were 0.3% and 0.33% (at positive), 0.55% (at negative), respectively.