기공의 밀도가 높은 다공성 실리콘 산화물 박막이 GaAs 기판 상에 형성이 되었다. 다공성 실리콘 산화막을 형성하기 위해서 자기조립 형태로 배열하는 블록공중합체를 사용하였다. GaAs 기판 상에 화학기상증착 (CVD)을 이용하여 실리콘 산화막을 형성하였다. 폴리스티렌 (PS) 바탕에 벌집 형태로 배열된 폴리메틸메타아크릴레이트 (PMMA)가 주기적으로 배열되어 있는 나노패턴 박막을 형성하였고 PMMA를 아세트 산으로 제거하여 PS만 남아있는 나노크기의 마스크를 형성하였다. 형성된 PS 나노패턴의 지름은 15 nm, 박막의 두께는 40 nm 였으며 이를 건식 식각용 마스크로 사용하여 화학반응성식각 (RIE) 을 진행하였고 PS의 나노패턴이 산화막 기판상에 전사되도록 하였다. 식각 시간을 조절하여 산화막에 형성된 기공이 GaAs 표면까지 연결되도록 하였고 이는 불산으로 산화막을 제거하여 확인하였다. 식각시간은 90초에서 110초였으며 산화막 상에 나노패터닝된 기공이 형성되는 식각 시간은 90초에서 100초 사이였다. 형성된 나노 패터닝된 산화막 기공의 지름은 20~22 nm였고 식각 시간에 따라서 조절이 가능함을 확인할 수 있었다.
Dense and periodic arrays of nano-sized holes were patterned in oxide thin film on GaAs substrate. To obtain the nano-size patterns, self-assembling diblock copolymer was used to produce thin film of uniformly distributed parallel cylinders of polymethylmethacrylate (PMMA) in polystyrene (PS) matrix. The PMMA cylinders were removed with UV expose and acetic acid rinse to produce PS nanotemplate. By reactive ion etching, pattern of the PS template was transferred to under laid silicon oxide layer. Transferred patterns were reached to the GaAs substrate by controlling the dry etching time. We confirmed the achievement of etching through the removing oxide layer and observation of GaAs substrate surface. Optimized etching time was 90 to 100 sec. Pore sizes of the nanopattern in the silicon oxide layer were 20~22 nm.
