본 논문에서는 PFC단 링크 캐패시터의 실효 전류를 크게 저감 할 수 있는 링크 캐패시터 전류 스트레스 저감기법을 제안한다. 링크 캐패시터 선정 기준에는 여러 가지가 있으나 가장 큰 비중을 차지하는 것이 캐패시터 실효전류이다. 제안된 C-L 필터는 PFC단 출력 전류를 필터링하여 링크 캐패시터의 실효 전류를 크게 줄일 수 있고, 제안된 C-L-L-C 필터는 C-L 필터의 출력 전류 필터링 효과와 함께 L-C 필터가 DC/DC단 입력 전류를 필터링 함으로써 링크 캐패시터의 실효 전류를 더욱 크게 줄일 수 있다. 제안된 필터는 설계가 간단하고 PFC단의 Crossover frequency가 매우 낮아 C-L 필터 및 C-L-L-C 필터의 Cut-off frequency가 PFC단의 제어기 루프에 영향을 주지 않으므로 적은 소자를 가지고 손쉬운 방법으로 링크 캐패시터의 실효전류를 크게 줄일 수 있다. 제안된 필터의 이론적 해석과 설계 방법을 제시하며, 실험을 통하여 그 우수성을 검증한다.
The RMS(Root Mean Square) current stress reduction technique for the PFC link capacitor is proposed. Although the various parameter is exist for optimizing the link capacitor, the RMS current stress is the most weighty practical parameter. The proposed C-L filter can reduce effectively the RMS current stress by filtering the output current. And with the C-L-L-C filter proposed in this paper, the more RMS current stress can be reduce because it filters not only the output current, like C-L filter, but also the input current of DC/DC stage. The proposed filter is simple to design and have no effect on the control part of the PFC because of the very low crossover frequency. To confirm the validity of proposed filter, theoretical analysis, the design guide, verification of experimental results are presented.
