기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
데이터 도움 방식의 효율적인 디지털 위성 방송 초기 주파수 추정회로 설계
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 데이터 도움 방식의 효율적인 디지털 위성 방송 초기 주파수 추정회로 설계
저자명
박장웅,선우명훈,Park. Jang-Woong,SunWoo. Myung-Hoon
간행물명
한국통신학회논문지. The journal of Korea Information and Communications Society. 무선통신
권/호정보
2009년|34권 |pp.265-271 (7 pages)
발행정보
한국통신학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

본 논문은 위성방송 표준인 DVB-S2 (Digital Video Broadcasting - Second Generation)의 복조기 설계에서 중요한 부분 중의 하나인 초기 주파수 추정 회로를 효율적으로 설계하는 방법을 제안한다. DVB-D2에서 초기 주파수 오차는 심볼 전송률의 20%에 해당하며 심볼 전송률이 25Msps일 경우 ${pm}5MHz$에 달한다. 이와 같이 큰 초기주파수 오차를 추정하기 위해서는 추정 범위가 넓은 알고리즘이 요구된다. 본 논문에서는 데이터 도움 방식의 알고리즘들을 분석하고 성능 비교한 결과 M&M (Mengali & Moreli) 알고리즘이 낮은 SNR에서 우수한 추정 성능을 보여줌을 확인하였다. M&M 알고리즘을 적용한 기존의 주파수 추정 회로는 하드웨어 복잡도가 높기 때문에 자기 상관기와 역 탄젠트기의 수를 줄임으로서 전체 초기 주파수 추정기의 하드웨어 복잡도를 낮추는 방법을 제안한다. 제안된 구조는 기존의 구조에 비해 하드웨어 복잡도가 약 64.5%정도 감소하였으며 Xilinx Virtex II FPGA 검증 보드를 이용하여 제안된 구조를 검증하였다.

기타언어초록

This paper proposes an efficient initial frequency estimator for Digital Video Broadcasting-Second Generation (DVB-S2). The initial frequency offset of the DVB-S2 is around ${pm}5MHz$, which corresponds to 20% of the symbol rate at 25Msps. To estimate a large initial frequency offset, the algorithm which call provide a large estimation range is required. Through the analysis of the data-aided (DA) algorithms, we find that the Mengali and Moreli (M&M) algorithm can estimate a large initial frequency offset at low SNR. Since the existing frequency estimator based on M&M algorithm has a high hardware complexity, we propose the methods to reduce the hardware complexity of the initial frequency estimator. This can be achieved by reducing the number of autocorrelators and arctangents. The proposed architecture can reduce the hardware complexity about 64.5% compared to the existing frequency estimator and has been thoroughly verified on the Xilinx Virtex II FPGA board.