기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
효율적인 FIR Upsample 회로
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 효율적인 FIR Upsample 회로
저자명
김용은,Kim. Yong-Eun
간행물명
電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SP, 신호처리
권/호정보
2009년|46권 2호|pp.108-113 (6 pages)
발행정보
대한전자공학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

FIR upsampler는 입력 데이터 보다 L배 빠른 출력 신호를 생성한다. Upsampler의 효율적인 구현을 위해 일반적으로 Noble identity 공식을 이용하여 L개로 필터단을 나눈다. 본 논문에서는 나누어진 필터단 1개의 위상 지연을 정수로 만들어 필터단 1개를 제거하는 방법을 제안하였다. 제안한 방법을 이용하여 CDtoDAT에 이용되는 192탭 2배 upsampler를 하이닉스 0.18라이브러리를 이용하여 설계할 때 기존 회로에 비하여 면적, 파워, 최대위상지연에러, 최대리플에러에서 48%, 43%, 99.9%, 68% 만큼 효율적임을 확인하였다.

기타언어초록

FIR upsampling circuit generates output data L times faster than input data. For efficient implementation of upsampler, FT filter stages Noble identity theory. In this paper, we propose a method that one of the divided filter stages is removed by making Phase delay to integer number. 192taps 2-times upsampler used in CDtoDAT is designed using proposed method. The designed circuit is synthesized using Hynix 0.18um process. By the simulation results, it is shown that the proposed method leads to up to 48%, 43% and 99.9% and 68% reduction in area, power consumption and maximum phase delay error and maximum ripple error compared with conventional method.