논문에서는 전원부에서 노이즈가 발생되어 신호선에 노이즈가 유기될 때, 유전체의 손실 특성이 노이즈에 미치는 영향에 관해서 연구를 하였다. 이를 분석하기 위해 Full-wave 시뮬레이터인 Ansoft사의 HFSS(High Frequency Structure Simulation)와 CST사의 MWS(MicroWave Studio)의 계산 결과와 측정 결과를 비교하여 신뢰성을 확보하였고, 실제 사용되고 있는 4가지의 상용 기판에 대한 유기되는 노이즈를 해석하였다. 또한, TLM(Transmission Line Method)를 이용해서 전원면의 회로 모델 구성 시 기판의 유전체 손실을 반영할 수 있는 Debye 모델을 적용하여 주파수에 대한 임피던스를 분석할 수 있는 모델을 적용 측정 결과와 3 GHz까지 일치하는 모델을 얻었다.
In this paper, we propose the modeling of the power/ground plane which includes complex dielectric permittivity and loss tangent for the power/ground coupled noise. In order to estimate the effects of the dielectric substrate for the coupled noise, we used full-wave simulators, HFSS(High Frequency Structure Simulation) and MWS(MicroWave Studio). The simulated results for the commercial substrates are compared with the measured values. TLM(Transmission Line Method) was used for the calculation of power plane impedance using Debye model which depicts the dielectric loss of PCB. Finally, impedance from proposed circuit model showed very good coincidence to the measured data.
