기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
FPGA 2차원 배열을 사용한 디지털 회로에서 오류 검출의 방법
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • FPGA 2차원 배열을 사용한 디지털 회로에서 오류 검출의 방법
저자명
김석환,허창우,Kim. Soke-Hwan,Hur. Chang-Wu
간행물명
한국정보통신학회논문지
권/호정보
2012년|16권 6호|pp.1306-1311 (6 pages)
발행정보
한국정보통신학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

본 논문에서는 세포가 지니는 자가 복구 기능을 모사한 디지털 시스템 설계에서의 설계 방향에 대해 연구한다. 세포의 본래 구조인 3차원 배열이 아닌 FPGA를 이용하여 Cell들을 2차원 구조로 설계하고 효율적인 오류검출을 위한 블록배열 방법에 대해 알아보았다. 일정한 규칙성을 지닌 방법으로 설계를 하므로 전체 디지털 회로를 세부적으로 나누어 배열 시 쉽고 빠르게 검출할 수 있다.

기타언어초록

In this paper, we proposed on the direction of self-repairing mimicking the cell on the digital system design. Three-dimensional array of cells rather than using the original structure of FPGA, an array of blocks for efficient error detection methods were investigated. With a certain regularity, so the design method in detail by dividing the full array. The digital circuits can be detected fault location easily and quickly.