반도체 수요의 폭발적인 증가와 기술의 진보로 단위면적당 소자수가 늘어나고 있다. 그에 따라 단위면적당 발열량이 더욱 높아져서 반도체의 수명과 신뢰성 보장을 위한 냉각문제의 해결이 점점 중요해지고 있다. 특히, 집적도를 높이기 위해 소자를 기판에 매립하는 chip-in-board (CIB) 패키지에서는 방열이 더욱 심각한 문제가 된다. 본 논문에서는 각기 다른 재질의 층으로 구성된 열 전달모형을 설정하고, 3 차원 열 전달 해석으로 적절한 경계 조건에 맞추어 계산하였다. 이를 토대로 발열량을 정량적으로 예측하여 실제모델에 적용 될 수 있는 설계자료로 이용하고자 한다.
Demands for semiconductor devices are dramatically increasing, and advancements in fabrication technology are allowing a step-up in the number of devices per unit area. As a result, semiconductor devices require higher heat dissipation, and thus, cooling solutions have become important for guaranteeing their operational reliability. In particular, in chip-in-board packages, in which chips and passives are embedded in the substrates for efficient device layout, heat dissipation is of greater importance. In this study, a thermal model for layers of different materials has been proposed, and then, the heat transfer has been simulated by imposing a set of appropriate boundary conditions. Heat generation can be predicted based on the results, which will be utilized as practical data for actual package design.
