UWB의 일종인 MBOA 무선통신 시스템에 내장하기 위한 광대역 RF 주파수 합성기를 $0.13{mu}m$ 실리콘 CMOS 기술을 이용하여 설계하였다. 효율적인 MBOA 클록신호 생성을 위하여 낮은 주파수를 갖는 하위 밴드에서는 큰 배수로 주파수를 합성하고, 높은 주파수를 갖는 상위 밴드에서는 작은 배수로 주파수를 합성함으로서 VCO의 발진범위를 대폭 줄일 수 있는 새로운 방법을 적용하였다. 설계된 PLL 회로는 P-MOS 코어 구조의 VCO 및 수퍼 다이나믹 구조의 주파수 분할기를 사용하여 고속 및 광대역 동작 범위를 확보하였다.
This paper describes design of a RF frequency synthesizer for the MBOA UWB systems with $0.13{mu}m$ silicon CMOS technology. To generate effective clock signal of the MBOA novel technique which uses large scale multiplication in band of low frequency and small scale multiplication in band of high frequency has been used to reduce oscillation bandwidth of VCO. To get good performance of high speed and wide band operation characteristics a VCO using PMOS core structure and a frequency divider using super dynamic structure used in design of PLL circuit.
