본 논문에서는 eFuse OTP 메모리가 넓은 동작전압 영역을 갖도록 하기 위해서 V2V($=2V{pm}10%$)의 regulation된 전압을 이용한 RWL 구동회로와 BL 풀-업 부하회로를 제안하므로 수 십 $k{Omega}$의 post-program 저항을 센싱하면서 OTP 셀의 blowing되지 않은 eFuse를 통해 흐르는 읽기 전류를 $100{mu}A$ 이내로 억제하여 신뢰성을 확보하였다. 그리고 OTP 셀 어레이 사이즈를 1행 ${ imes}$ 32열과 4행 ${ imes}$ 8열의 경우에 대해 OTP IP 크기를 비교한 결과 32비트 eFuse OTP의 레이아웃 면적은 각각 $735.96{mu}m{ imes}61.605{mu}m$ ($=0.04534mm^2$), $187.065{mu}m{ imes}94.525{mu}m$ ($=0.01768mm^2$)로 4행 ${ imes}$ 8열의 32비트 eFuse OTP 사이즈가 1행 ${ imes}$ 32열의 32비트 eFuse OTP 사이즈보다 더 작은 것을 확인하였다.
In this paper, reliability is secured by sensing a post-program resistance of several tens of kilo ohms and restricting a read current flowing over an unblown eFuse within $100{mu}A$ since RWL driver and BL pull-up load circuits using a regulated voltage of V2V ($=2V{pm}10%$) are proposed to have a wide operating voltage range for eFuse OTP memory. Also, when a comparison of a cell array of 1 row ${ imes}$ 32 columns with that of 4 rows ${ imes}$ 8 columns is done, the layout size of 4 rows ${ imes}$ 8 columns is smaller with $187.065{mu}m{ imes}94.525{mu}m$ ($=0.01768mm^2$) than that of 1 row ${ imes}$ 32 columns with $735.96{mu}m{ imes}61.605{mu}m$ ($=0.04534mm^2$).
