본 논문은 이전 논문들에서 제안한 고속 홀로그램 생성기 구조의 입출력을 분석하여 가상의 마스터(Virtual Master, VM)를 구현하여 홀로그램 생성기의 입출력 신호 패턴을 생성하고, 이를 이용하여 AXI(Advanced eXtensible Interface)기반의 시스템과 연동하여 메모리 접근에 대한 분석하였다. 또한 메모리에 맵핑방법을 통하여 메모리 접근 시 레이턴시를 줄이는 방법을 제안하고 구현한 시스템을 통하여 메모리 접근에 대하여 분석하였다. 제안한 메모리 맵핑 방법을 통하여 분석하였을 때 약 3배 가량 행 활성화(Activation)을 줄여 레이턴시를 줄일 수 있었다.
In this paper we analysis for in out signal by previous study and implement virtual master that generate CGH processor signals. Also, we propose memory address mapping. By constructing the system model of our method and by analyzing the latencies according to the memory access methods in a system including our model and several other models, the low-latency memory access method has been obtained. The proposed method is reduce number of activation in DRAM.
