기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
HfO2 열처리 온도 및 두께에 따른 RRAM의 전기적 특성
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • HfO2 열처리 온도 및 두께에 따른 RRAM의 전기적 특성
저자명
최진형,유종근,박종태,Choi. Jin-Hyung,Yu. Chong Gun,Park. Jong-Tae
간행물명
한국정보통신학회논문지
권/호정보
2014년|18권 3호|pp.663-669 (7 pages)
발행정보
한국정보통신학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

본 연구에서는 RRAM (Resistive Random Access Memory) 소자의 $HfO_2$ 열처리 온도와 두께에 따라 소자의 전기적 특성을 측정하였다. 제작한 소자는 상부전극이 Pt/Ti(150nm), 하부전극은 Pt(150nm), 산화층 $HfO_2$의 두께는 45nm와 70nm이고, 열처리를 하지 않은 소자와 $500^{circ}C$, $850^{circ}C$ 로 열처리를 한 3 종류이다. 온도에 따라 소자의 전기적 성능으로 셋/리셋 전압, 저항변화를 측정하였다. 온도에 따른 기본특성 분석 실험 결과 온도가 증가함에 따라 셋 전압은 감소하고 리셋 전압은 증가하여 감지 여유 폭이 감소하였다. 열처리 온도가 $850^{circ}C$ 소자가 고온 특성이 가장 우수한 것을 보였다. $HfO_2$ 산화층의 두께 45nm 소자가 70nm 소자보다 감지 여유 폭이 크지만 결함으로 LRS(Low Resistive State)에서 저항이 큰 것으로 측정되었다. $HfO_2$ 산화층 증착 시 결함을 줄일 수 있는 공정조건을 설정하면 초박막의 RRAM 소자를 제작할 수 있을 것으로 기대된다.

기타언어초록

The electrical characteristics of RRAM with different annealing temperature and thickness have been measured and discussed. The devices with Pt/Ti top electrode of 150nm, Pt bottom electrode of 150nm, $HfO_2$ oxide thickness of 45nm and 70nm have been fabricated. The fabricated device were classified by 3 different kinds according to the annealing temperature, such as non-annealed, annealed at $500^{circ}C$ and annealed at $850^{circ}C$. The set and reset voltages and the variation of resistance with temperatures have been measured as electrical properties. From the measurement, it was found that the set voltages were decreased and the reset voltage were increased slightly, and thus the sensing window was decreased with increasing of measurement temperatures. It was remarkable that the device annealed at $850^{circ}C$ showed the best performances. Although the device with thickness of 45nm showed better performances in the point of the sensing window, the resistance of 45nm devices was large relatively in the low resistive state. It can be expected to enhance the device performances with ultra thin RRAM if the defect generation could be reduced at the $HfO_2$ deposition process.