본 논문에서는 행의 개수가 열의 개수보다 작은 4행 ${ imes}$ 8열의 셀 어레이를 갖는 eFuse OTP IP 설계에서 eFuse의 프로그램 전류를 공급하는 SL 구동 라인을 열 방향으로 라우팅 하는 대신 행 방향으로 라우팅 하므로 레이아웃 면적을 많이 차지하는 SL 구동회로 수를 8개에서 4개로 줄이는 셀 어레이 방식과 코어 회로를 제안하였다. 제안된 셀 어레이 방식과 코어 회로는 32비트 eFuse OTP IP의 레이아웃 면적을 줄였다. 그리고 큰 read 전류에 의해 blowing 되지 않은 eFuse가 EM 현상에 의해 blowing되는 현상을 방지하기 위하여 RWL 구동회로와 BL 풀-업 부하회로에 필요한 V2V($=2V{pm}10%$) 레귤레이터를 설계하였다. 설계된 4행 ${ imes}$ 8열의 32비트 eFuse OTP IP의 레이아웃 면적은 $120.1{mu}m{ imes}127.51{mu}m$ ($=0.01531mm^2$)로 기존의 eFuse OTP IP의 면적인 $187.065{mu}m{ imes}94.525{mu}m$ ($=0.01768mm^2$)보다 13.4% 더 작은 것을 확인하였다.
In this paper, a small-area cell array method of reducing number of SL drivers requiring large layout areas, where the SL drivers supplying programming currents are routed in the row direction in stead of the column direction for eFuse OTP memory IPs having less number of rows than that of columns such as a cell array of four rows by eight columns, and a core circuit are proposed. By adopting the proposed cell array and core circuit, the layout area of designed 32-bit eFuse OTP memory IP is reduced. Also, a V2V ($=2V{pm}10%$) regulator necessary for RWL driver and BL pull-up load to prevent non-blown eFuse from being blown from the EM phenomenon by a big current is designed. The layout size of the designed 32-bit OTP memory IP having a cell array of four rows by eight columns is 13.4% smaller with $120.1{mu}m{ imes}127.51{mu}m$ ($=0.01531mm^2$) than that of the conventional design with $187.065{mu}m{ imes}94.525{mu}m$ ($=0.01768mm^2$).
