기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
자기인지 신경회로망에서 아날로그 기억소자의 선형 시냅스 트랜지스터에 관한연구
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 자기인지 신경회로망에서 아날로그 기억소자의 선형 시냅스 트랜지스터에 관한연구
  • A Study on the Linearity Synapse Transistor of Analog Memory Devices in Self Learning Neural Network Integrated Circuits
저자명
강창수
간행물명
電氣電子材料學會誌= The journal of the Korean Institute of Electrical and Electronic Material Engineers
권/호정보
1997년|10권 8호|pp.783-793 (11 pages)
발행정보
한국전기전자재료학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

A VLSI implementation of a self-learning neural network integrated circuits using a linearity synapse transistor is investigated. The thickness dependence of oxide current density stress current transient current and channel current has been measured in oxides with thicknesses between 41 and 112 $AA$, which have the channel width $ imes$ length 10 $ imes$1${mu}{ extrm}{m}$, 10 $ imes$ 0.3${mu}{ extrm}{m}$ respectively. The transient current will affect data retention in synapse transistors and the stress current is used to estimate to fundamental limitations on oxide thicknesses. The synapse transistor has represented the neural states and the manipulation which gaves unipolar weights. The weight value of synapse transistor was caused by the bias conditions. Excitatory state and inhitory state according to weighted values affected the drain source current.