Clock Distribution in High-Performance System Design

Clock Distribution in High-Performance System Design
Clock Distribution in High-Performance System Design

ㆍ 저자명: 정태경,이장호,Jeong. Tai-Kyeong.T,Lee. Jang-Ho
ㆍ 간행물명: 한국해양정보통신학회논문지
ㆍ 권/호정보: 2006년|10권 9호|pp.1633-1640 (8 pages)
ㆍ 발행정보: 한국해양정보통신학회
ㆍ 파일정보: 정기간행물|ENG|
PDF텍스트
ㆍ 주제분야: 기타

이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.

서지반출

영문초록

수용 가능한 수준의 성능을 동시에 전달하고 분배하는 동안의 소비 전력을 줄이는 문제는 고성능 시스템의 설계분야에서는 더욱 더 결정 적 인 관심사로 받아지고 있다. 본 논문에서는 전력분배의 문제를 클럭 신호 발생과 분배의 관점에서 제시하고자 한다. 우리는 클럭 신호의 전력 효율성과 다른 응용제품 이외에도 무선통신의 회로에서도 찾아 검증하였다.

기타언어초록

The problem of reducing power dissipation while simultaneously delivering acceptable levels of performance is becoming a critical concern in high pelf[mann system design. In this paper, we present this power dissipation problem from the clock generation and distribution side. We examine clock power efficiency and several applications as well as wireless communication circuits.

키워드

Clock distribution transmission line System-On-a-Chip (SOC)High-performance

다운URL