기관회원 [로그인]
소속기관에서 받은 아이디, 비밀번호를 입력해 주세요.
개인회원 [로그인]

비회원 구매시 입력하신 핸드폰번호를 입력해 주세요.
본인 인증 후 구매내역을 확인하실 수 있습니다.

회원가입
서지반출
노치형 웨이퍼 정렬기 개발에 관한 연구
[STEP1]서지반출 형식 선택
파일형식
@
서지도구
SNS
기타
[STEP2]서지반출 정보 선택
  • 제목
  • URL
돌아가기
확인
취소
  • 노치형 웨이퍼 정렬기 개발에 관한 연구
저자명
나원식,Na. Won-Shik
간행물명
한국항행학회논문지
권/호정보
2009년|13권 3호|pp.412-418 (7 pages)
발행정보
한국항행학회
파일정보
정기간행물|
PDF텍스트
주제분야
기타
이 논문은 한국과학기술정보연구원과 논문 연계를 통해 무료로 제공되는 원문입니다.
서지반출

기타언어초록

본 논문에서는 노치형 웨이퍼 20~25개를 일련번호가 같은 위치에 자동으로 정렬이 되도록 하여 반도체 공정 전, 후 감지기에 의해 웨이퍼의 공정상태 파악을 용이하게 하는 시스템 개발 및 정확하게 노치를 정렬하는 보정 알고리즘, 스테핑 모터 제어 알고리즘을 제안하였다. 웨이퍼 회전 시 표면 재질이 적당한 마찰 계수를 가지며 웨이퍼의 회전으로 파티클(Particle)이 발생하지 않는 소재를 사용하여 발생을 최소화 시킬 수 있었다. 또한 미끄럼 방지를 위한 기구설계 기술을 개발하였고, 수학적 검증을 통한 성능평가를 실시하였다. 본 연구 개발 시스템은 반도체 공정 진행 중 웨이퍼의 오염 방지로 반도체 수율을 향상 시킬 수 있으며, 향후 450mm 이상의 대형 웨이퍼 생성 시에도 탄력적으로 적용 할 수 있다.

기타언어초록

This study aims to develop a system that enables 20 to 25 wafers to be automatically aligned at the position of the corresponding serial number and facilitates the checkout of wafer processing by sensing them before and after semiconductor processing. It also suggests compensation algorithm and stepper motor control algorithm that carefully align notches. This study minimizes the rate of occurrence by adopting materials of which the surface has proper coefficient of friction when wafers are rotating and that do not rarely produce particles. This study completed the development of a slip resistance apparatus and carried out performance tests through mathematical verification. This system is expected to improve semiconductor yield due to anti-pollution technology in semiconductor processing and can be selectively applied to a large size wafer over 450mm in the future.