최근 고성능, 고효율 마이크로프로세서에 대한 요구가 증가함에 따라, 새로운 구현기법들에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 고성능, 고효율 마이크로프로세서의 연구에서 필요한 연구 기반을 제공하기 위해 마이크로프로세서를 구현하였다. 본 논문에서 구현한 마이크로프로세서는 5단계의 파이프라인으로 구성되어있고, ARM9의 전체 명령어 중 75%를 구현하였다. 이러한 마이크로프로세서는 Quartus II를 이용하여 합성한 결과 5,243개의 논리소자가 사용되었고 실험에 사용되는 FPGA 보드에서는 최대 50MHz로 동작한다. 또한, 마이크로프로세서 외에도 주파수 합성기, 메모리, 타이머, 비동기화 송 수신기 등과 같은 주변장치를 함께 구성 여러 까지 테스트 프로그램 등을 통해 마이크로프로세서와 주변장치의 동작을 검증하였다. 본 논문의 목적은 FPGA 특성에 맞는 마이크로프로세서의 구현 기술의 축적을 통해 에뮬레이션을 이용한 다중코어 연구의 기반을 마련하는 것이다.
With the recently increased demand on the high performance and efficiency microprocessor, there have been many studies on new implementation methodologies. In this paper, we implemented a microprocessor to provide the basis for studies on high performance and efficiency microprocessor. The implemented microprocessor consists of five-stage pipeline, which accounts for 75% of all ARM9 instruction. When this microprocessor was synthesized using Quartus II, 5,243 logic elements were used. The microprocessor operates at up to 50MHz on the FPGA board used in our experiment. In addition to the microprocessor, peripheral devices such as frequency synthesizers, memories, timers and non-synchronized transmitters/receivers were also configured. The operations of the microprocessor and peripheral devices were verified through various test programs. The purpose of this study is to provide basis for study on multi-core microprocessor using emulation by accumulating microprocessor implementation technologies regarding characteristics of FPGA.
